インテル® VTune™ Amplifier XE によるマルチスレッド化とタスク解析

2015年4月1日

MIC アプリケーションの SIMD ベクトル化ループでベクトル強度 0.0 がなる問題

パフォーマンス向上の可能性を求める開発者は、実行のシリアルステージと並列ステージを組み合わせたパイプラインを構成できるアプリケーションのクラスを検討することがあるでしょう。その場合スレッドの管理には注意が必要です。インテル® スレッディング・ビルディング・ブロック (インテル® TBB) を使用すると、適切なスレッド管理によって並列性が向上し、パイプラインの構築など並列アルゴリズムの設計とサポートにかかる時間や労力を軽減できます。インテル® TBB により、プログラマーは実行ステージをスレッドにマップしてスレッド間のワークバランスを取るという困難な作業をしなくて済みます。問題を実行タスクのセットとして表現するだけで、インテル® TBB は、システムで利用可能なハードウェア・スレッドへタスクを動的に割り当てます。タスク管理はアプリケーションの複雑さに応じて重要になります。インテル® VTune™ Amplifier XE のタスク解析では、問題調査向けの便利なビジュアル・インストルメントが提供されるため、プログラマーは時間をかけることなく、ユーザータスクを調整することができます。ここでは、実際の問題を単純化した例を用いて、パフォーマンス向上を実現する並列化、パイプラインの構築、タスク解析について説明します。

続きはこちらから (PDF)

新しいマイクロアーキテクチャーでアプリケーションはどのように実行されるのか? この疑問に答えるインテル® VTune™ Amplifier XE 2011 この記事は、Dr.Dobb's Go Parallel に掲載されている「How Do Applications Run on a New Micro-Architecture? Intel VTune Amplifier XE 2011 Answers the […]
インテル® VTune™ Amplifier XE Linux* 版を使用するためのコンパイラー・オプションこの記事は、インテル® ソフトウェア・ネットワークに掲載されている「Compiler Switches for Intel® VTune™ Amplifier XE for Linux*」の日本語参考訳です。はじめに: インテル® VTune™ Amplifier XE Linux* […]
レイテンシーの長い命令の影響を特定するこの記事は、インテル® ソフトウェア・ネットワークに掲載されている「Identify Long Latency Instruction Impacts」の日本語参考訳です。除算や平方根演算のようにレイテンシーの長い命令は、アプリケーション実行中にストールの原因となります。インテル® VTune™ […]
スレッドローカル変数へのアクセスに隠されたパフォーマンス・コストこの記事は、インテル® ソフトウェア・ネットワークに掲載されている「The hidden performance cost of accessing thread-local variables」の日本語参考訳です。コードを並列化した後に期待していたパフォーマンスが得られなかったことはありませんか? […]
[Bottom-up (ボトムアップ)] ペインと [Call Stack (コールスタック)] ペインの不一致この記事は、インテル® ソフトウェア・ネットワークに掲載されている「Mismatched Call Stacks between Bottom-up tree and Call Stack pane」の日本語参考訳です。 hotspot、コンカレンシー、ロックと待機などのスタックのサンプル収集を行う解析では、[Bottom-up […]

関連記事