Knights Landing (開発コード名) 上の MCDRAM (高帯域メモリー) の紹介

同カテゴリーの次の記事

ケーススタディー: 計算集約型ループにおける構造体配列 (AOS) および配列構造体 (SOA) データレイアウトの比較

この記事は、インテル® デベロッパー・ゾーンに公開されている「An Intro to MCDRAM (High Bandwidth Memory) on Knights Landing」の日本語参考訳です。


インテルの次世代インテル® Xeon Phi™ プロセッサー x200 製品ファミリー (開発コード名 Knights Landing) は、これまでの DDR4 に加えマルチチャネル DRAM (MCDRAM) と呼ばれる高帯域のオンパッケージ・メモリーの新しいメモリー・テクノロジーを導入します。MCDRAM は、高帯域 (DDR4 の最大 4 倍)、低容量 (最大 16GB) のメモリーで、Knights Landing シリコンと共にパッケージに収められています。MCDRAM は、3 次レベルキャッシュ (メモリー側キャッシュ)、個別の (開発コード名) NUMA ノード (割り当て可能メモリー)、または中間メモリーとして構成できます。システムがブートする度にメモリーモデルが異なると、アプリケーションに適した最良のモデルを理解するのはソフトウェア側からは非常に困難になります。

同時に、効率テーブルにいかなるパフォーマンスも残さず、MCDRAM で提供されるメモリー帯域幅を利用することも不可欠です。いくつかの方式/ツールをカバーするチュートリアルを通して、ユーザーはアプリケーションに最適なメモリーモデルを分析することができます。また、jemalloc 上に構築されたユーザー拡張可能なヒープ管理である「memkind」ライブラリー・インターフェイスをカバーします。これにより、ユーザーは標準 DDR4 に対して高帯域の MSDRAM をアプリケーションへのメモリー割り当てに変更できます。

インテル® HPC Developer Conference でのビデオ・プレゼンテーション (https://hpcdevcon.intel.com/videos/Mod6.mp4: 英語、MP4 形式)

コードサンプルと完全なチュートルアルは、こちらのリンク (英語) をご覧ください

コンパイラーの最適化に関する詳細は、最適化に関する注意事項を参照してください。

関連記事